• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    靜電放電保護裝置，包括一箝制電路、一偵測電路和一控制電路。箝制電路之第一端和第二端分別耦接一第一軌線和一第二軌線。回應於一靜電放電事件，箝制電路於其耦合端產生一第一耦合電位。偵測電路，耦接箝制電路之耦合端及第二軌線，其中回應該第一耦合電位，該偵測電路輸出一偵測信號。控制電路，耦接第一軌線、第二軌線、偵測電路和箝制電路，其中控制電路回應偵測信號而被致能時，輸出一導通信號至箝制電路之控制端，箝制電路回應導通信號而導通，使得第一軌線和第二軌線透過箝制電路作靜電放電。
    公开号:TW201322408A
    申请号:TW100142091
    申请日:2011-11-17
    公开日:2013-06-01
    发明作者:Chih-Ting Yeh
    申请人:Ind Tech Res Inst；
    IPC主号:H01L27-00
    专利说明:
    靜電放電保護裝置及其方法
    本案是有關於一種靜電放電保護裝置，且特別是軌線間之靜電放電保護裝置及其方法。
    隨著CMOS製程技術逐漸走向奈米級(nanometer scale)，對電晶體而言，愈來愈薄的閘極氧化層使其崩潰電壓亦隨著製程技術的進步迅速地往下降，此將大幅增加靜電放電防護電路設計上的困難度，為了達到全晶片靜電放電防護(whole-chip ESD protection)目的，電源軌線間之靜電放電箝制電路(power-rail ESD clamp circuit)勢必扮演相當關鍵的角色。
    傳統的電源軌線間之靜電放電箝制電路，包括之偵測電路一般以電容及電阻組成之RC電路來實作，利用RC時間常數的大小，來控制箝制元件之導通時間，來達成靜電放電。上述傳統偵測電路的設計特別需要小心控制RC時間常數，才能夠區別靜電放電事件發生與電源開啟(power-on)事件發生。箝制元件在靜電放電發生時的導通時間長短取決於前一級偵測電路中的RC時間常數，過小的時間常數將使得箝制元件導通時間過短而降低防護能力，過大的時間常數則容易造成防護電路在電源開啟情況下發生誤觸發導通的情形。
    因此箝制元件的導通時間將受限於RC時間常數，若將此種偵測電路架構用以控制MOSFET元件通道(channel)產生低阻抗導通電阻的防護電路中，由於MOSFET元件通道需要持續長時間導通來釋放靜電放電電流，因此也容易衍生誤觸發導通的問題。同時傳統偵測電路的架構也耗費龐大的佈局面積於實現電容與電阻元件之上。
    本揭露係有關於一種靜電放電保護裝置，利用靜電放電箝制元件的寄生電容作為靜電放電偵測機制的一部分。此架構充分地利用靜電放電箝制元件既有的寄生電容，能有效地降低靜電放電保護裝置實作時的佈局面積。
    根據一實施例，提出一種靜電放電保護裝置，包括一箝制電路、一偵測電路和一控制電路。箝制電路，具有一第一端、一第二端、一控制端以及一耦合端。此箝制電路之第一端和第二端分別耦接一第一軌線和一第二軌線。回應於一靜電放電事件，箝制電路於其之耦合端產生一第一耦合電位。偵測電路，耦接箝制電路之耦合端及第二軌線，其中回應該第一耦合電位，該偵測電路輸出一偵測信號。控制電路，耦接第一軌線、第二軌線、偵測電路和箝制電路，其中控制電路回應偵測信號而被致能時，輸出一導通信號至箝制電路之控制端，箝制電路回應導通信號而導通，使得第一軌線和第二軌線透過箝制電路作靜電放電。
    根據另一實施例，提出一種靜電放電保護裝置之方法。此方法包括以下步驟。A.提供一箝制電路，具有一第一端、一第二端、一控制端以及一耦合端，箝制電路之第一端和第二端分別耦接一第一軌線和一第二軌線。B.耦接一偵測電路至此箝制電路之耦合端、與第一軌線和第二軌線之一者之間。C.回應於一靜電放電事件，此箝制電路之耦合端產生一第一耦合電位。D.回應第一耦合電位，藉由一偵測電路輸出一偵測信號。E.回應偵測信號，藉由一控制電路輸出一導通信號至箝制電路之控制端用以導通箝制電路。F.回應導通信號，透過導通之該箝制電路，使得第一軌線和第二軌線作靜電放電。
    為了對上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
    第1圖為靜電放電保護裝置之一實施例的方塊圖。靜電放電保護裝置100包括一箝制電路110、一控制電路130和一偵測電路150。箝制電路110，具有一第一端N1、一第二端N2、一控制端Nc以及一耦合端Ncoupling。
    箝制電路110之第一端N1和第二端N2分別耦接一第一軌線VD1和一第二軌線VD2。箝制電路110例如包括至少一電晶體如第2圖之箝制電路210，箝制電路110之第一端N1與耦合端Ncoupling之間具有一寄生二極體(parasitic diode)，提供一接面電容(junction capacitance)。故此，箝制電路110回應於一靜電放電事件，箝制電路110之耦合端Ncoupling產生一第一耦合電位。偵測電路150，耦接箝制電路110之耦合端Ncoupling及第二軌線VD2，其中回應第一耦合電位，偵測電路150輸出一偵測信號SD。而控制電路130，耦接第一軌線VD1、第二軌線VD2、偵測電路150和箝制電路110。控制電路130回應偵測信號SD而被致能時，輸出一導通信號SC至箝制電路110之控制端Nc，箝制電路110回應此導通信號SC而導通，使得第一軌線VD1和第二軌線VD2透過箝制電路110作靜電放電。
    而回應於該靜電放電事件結束或是正常操作模式下，箝制電路110之耦合端Ncoupling處於一第二耦合電位，令偵測電路150產生之電位不足以讓控制電路130輸出導通信號SC，使得箝制電路110不導通。換句話說，此時，第二耦合電位不足以令控制電路130致能，故而不能輸出適當位準或大小的信號(即導通信號SC)，故箝制電路110不會導通。
    此外，在一些實施例中，上述的第一軌線VD1和第二軌線VD2可以分別耦接到兩個不同的訊號源或兩個不同的電源。在另一些實施例中，第一軌線VD1和第二軌線VD2可以分別耦接至一訊號源和一電源或反之亦然。又上述的第一軌線VD1和第二軌線VD2所耦接之方式中，其中之一軌線亦可耦接至一接地端。總之，當有靜電放電事件發生於第一軌線VD1和第二軌線VD2之間時，第一軌線VD1和第二軌線VD2能透過箝制電路110作靜電放電。
    第2圖繪示實現第1圖之實施例的電路圖，其中以N型金氧半場效電晶體作為箝制電路元件Mclamp。靜電放電保護裝置200包括一箝制電路210、一控制電路230和一偵測電路250。箝制電路210例如包括至少一電晶體如第2圖之電晶體Mclamp，此電晶體Mclamp為一金氧半場效電晶體(MOSFET)。箝制電路210之第一端N1、第二端N2、控制端Nc以及耦合端Ncoupling，分別耦接此金氧半場效電晶體之一汲極、一源極、一閘極和一基底端Nsub。此外，偵測電路250包括例如至少一個二極體連接方式(diode-connected)的電晶體Mnd，如NMOS元件，其耦接箝制電路210之耦合端Ncoupling及第二軌線，如VSS。偵測電路250之一端耦接箝制電路210之耦合端Ncoupling和該控制電路230，其另一端耦接第二軌線VSS。
    第2圖之靜電放電保護裝置200利用靜電放電箝制元件Mclamp的寄生電容作為靜電放電偵測機制的一部分。請參照第3圖示意第2圖之實施例的電路佈局圖，其中Mclamp 300示意Mclamp是以標準CMOS佈局方式製作之NMOS電晶體剖面圖。Mclamp其汲極端與基底之間具有一寄生二極體，能夠提供一接面電容；當靜電放電事件發生時，基底端Nsub能產生耦合電位。此外，在一些佈局方式中，會佈局一環繞在Mclamp元件外圍的N+保護環(guard-ring)之半導體結構(其包括N型井及建立在N型井上的N+)。此N+保護環之半導體結構與Mclamp的基底之間亦存在著N+/Psub接面電容。由於上述各種接面電容的幫助，當靜電放電事件發生時，基底端Nsub能產生充份的耦合電位。此外，在一實施例中，箝制元件Mclamp例如是以大通道的金氧半場效電晶體(BigFET)來實施。
    在第2圖中，Mclamp的基底端Nsub連接至一個二極體連接方式的NMOS元件即電晶體Mnd。因此靜電放電保護裝置200在系統電路的正常工作時，Nsub可透過Mnd連接至VSS之電位，如接地點，此時Mclamp則處在關閉狀態並不導通。
    但當靜電放電事件發生時，第一軌線上的電壓突波因為寄生電容的耦合作用而將Nsub的電壓準位抬升。當Nsub的電壓準位高於NMOS元件的起始電壓(此時Nsub的電壓準位即前述之第一耦合電位)，此時可視為偵測電路250輸出一偵測信號SD。回應此偵測信號SD，控制電路230產生一導通信號SC於Nb節點，箝制電路Mclamp回應導通信號SC而導通。
    控制電路230例如以具有反相功能之電路來實現，以實現回應此偵測信號SD而產生一導通信號SC於Nb節點。控制電路230例如包括一第一反相電路(例如包括電晶體Mn及電阻Rn)及一第二反相電路(例如包括電晶體Mp及電阻Rp)。第一反相電路之一輸出端(如節點Na)耦接第二反相電路之一輸入端，其中第二反相電路之一輸出端(如節點Nb)耦接箝制電路210之控制端(如電晶體Mclamp之閘極)。
    例如當靜電放電事件發生時，Nsub的電壓準位高於NMOS元件的起始電壓，此時可視為偵測電路250輸出一偵測信號SD。此時，Na節點的電壓因為Mn元件的導通而被拉至低電位，同時Nb節點的電壓則因Mp元件的導通被拉高至與第一軌線相同的電壓準位，箝制元件Mclamp就順利地被導通。
    而上述控制電路230實現方式中的反相電路的級數可視箝制電路210的電性而定，例如可以為2級、4級或其他級數；此外，控制電路230亦不以上述的反相電路為限，只要能回應Nsub節點之耦合電位產生適當的導通信號，能使箝制電路210導通的電路皆可用以實施。同樣地，在第2圖中的偵測電路250，可以用具有等效電阻的電路來實施，例如電阻或其他元件組成的電路。亦即偵測電路250不以上述的電晶體組成之例子為限，只要能夠回應Nsub節點之耦合電位產生適當的偵測信號，繼而能使控制電路230產生適當的導通信號的電路皆可用以實施。
    實作時，經過適當的元件尺寸設計來實施此電路，不會因快速電源開啟而造成誤觸發。此外，靜電放電偵測電路不具有正回授機制，因此本架構也不會因為暫態雜訊而發生閂鎖(latch-on)效應。在一些實施例中，由於Mclamp具有不小的N+/Psub寄生電容，靜電放電偵測電路的元件可使用小尺寸元件來實現，因此可大幅節省靜電放電箝制電路的整體佈局面積。
    第4圖為靜電放電保護裝置之另一實施例的方塊圖。靜電放電保護裝置400包括一箝制電路410、一控制電路430和一偵測電路450。與第1圖之實施例相較，第4圖之實施例之差異在於偵測電路450與第一軌線VD1耦接。另外，箝制電路410採用與第1圖之箝制電路110不同型態的電晶體，如第5圖之箝制電路510，採用P型的金氧半場效電晶體。此外，若以電路的對稱性來檢視第1圖與第4圖，兩者可視為相同之實施例，因為箝制電路、控制電路皆耦接於兩條軌線之間，而偵測電路與兩條軌線之一者耦接。
    第5圖繪示實現第4圖之實施例的電路圖，其中箝制電路採用P型金氧半場效電晶體作為箝制電路元件。靜電放電保護裝置500包括一箝制電路510、一控制電路530和一偵測電路550。箝制電路510例如包括至少一電晶體如第5圖之電晶體Mclamp，其為P型的金氧半場效電晶體(MOSFET)。箝制電路510之第一端N1、第二端N2、控制端Nc以及耦合端Ncoupling，分別耦接此金氧半場效電晶體之一源極、一汲極、一閘極和一基底端Nwell。此外，偵測電路550包括例如至少一個二極體連接方式(diode-connected)的電晶體Mpd，如PMOS電晶體元件，其耦接箝制電路510之耦合端Ncoupling及第一軌線，如VDD。此外，偵測電路550亦可利用等效電阻之元件，例如電阻或其他電晶體之組合來實現。而控制電路530亦與上述第2圖之控制電路230相似。
    第5圖之靜電放電保護裝置500利用靜電放電箝制元件Mclamp的寄生電容作為靜電放電偵測機制的一部分。請參照第6圖示意第5圖之實施例的電路佈局圖，其中Mclamp 600示意Mclamp是以標準CMOS佈局方式製作之PMOS電晶體的剖面圖。Mclamp其汲極端與基底之間具有一寄生二極體，提供一接面電容；當靜電放電事件發生時，基底端Nwell能產生耦合電位。此外，環繞在Mclamp元件外圍的P+保護環(guard-ring)之半導體結構與N型井之間亦存在著P+/Nwell接面電容。由於上述各種接面電容的幫助，當靜電放電事件發生時，基底端Nwell能產生充份的耦合電位。
    相較於第2圖之靜電放電保護裝置200，第5圖之靜電放電保護裝置500之差異在於P型的電晶體與N型的電晶體的互換，故其電路的結構具有對稱性，而且運作原理相似。此領域的通常知識者當可依據上述第2圖之實施例推知其操作原理，故此不再贅述。
    此外，前述的靜電放電保護裝置中的箝制電路，除了如第2及5圖中使用NMOS及PMOS電晶體實現以外，更可利用其他的電晶體或等效電路來加以實現，例如是雙極性接面電晶體(BJT)。
    請參考第7圖，此實施例的靜電放電保護裝置700與第2圖實施例差異主要在於箝制電路710包括NPN型雙極性接面電晶體，例如NPN型的BJT電晶體為元件。箝制電路710之第一端、第二端和控制端，分別耦接BJT電晶體之一集極、一射極和一基極Nbase，而箝制電路710之耦合端與BJT電晶體之基極Nbase耦接。而基極Nbase亦耦接到偵測電路750。BJT電晶體之集極及基極之間具有一寄生二極體(parasitic diode)，亦能提供一接面電容(junction capacitance)。故此，當一靜電放電事件發生，箝制電路之耦合端亦可產生一對應的耦合電位，從而能令控制電路730致能，使控制電路730於節點Nb輸出一導通信號SC，令箝制電路710之Qclamp導通，使得第一軌線和第二軌線透過箝制電路710作靜電放電。
    第8圖繪示實現第4圖之實施例的電路圖，此實施例的靜電放電保護裝置800與第4圖實施例差異主要在於箝制電路810包括PNP型雙極性接面電晶體，例如PNP型的BJT電晶體為元件。
    上述第7及8圖之實施例與第2及4圖之實施例，在電路的結構上具有對稱性，而且運作原理相似。此領域的通常知識者當可依據上述實施例推知其操作原理，故此不再贅述。
    又箝制電路之實施例方式並不以上述為限，任可如第1或第4圖之箝制電路具有同樣功能之電路元件或元件之組合，皆能用於實現箝制電路。
    依據其他實施例，如第9圖及第10圖分別繪示依據第1圖及第4圖之實施例並增加基底觸發元件的電路圖。請參照第9圖，靜電放電保護裝置900可參照第1圖之實施例(如第2圖)實施，此外更包括一基底觸發元件970，基底觸發元件970例如包括一電晶體Msub。而第9圖與第2圖之主要差別在於增加一個與箝制元件相反型態的元件，用以增加基底觸發(substrate-triggered)機制，使箝制元件除了靠反轉層通道，還可利用基底觸發形成之寄生BJT的導通來增進釋放靜電放電電流的效率。換言之，在靜電放電事件發生時，此基底觸發機制在兩條軌線之間增加一靜電放電的電流路徑。
    電晶體Msub具有一第一端、一第二端和一控制端(如電晶體Msub的汲極、源極和閘極)。基底觸發元件970之第一端和第二端分別耦接第一軌線及箝制電路910之耦合端Ncoupling。當控制電路930被致能時，控制電路930透過基底觸發元件970之控制端令基底觸發元件970導通。為此，例如電晶體Msub的控制端可耦接至控制電路930之一節點，例如：節點Na、電晶體Mn及電阻Rn所組成的反相電路的輸出端、由電晶體Mp及電阻Rp所組成的反相電路的輸入端或是控制電路930之多級之反相電路中之一者。當控制電路930被致能時，節點Na的電位為VSS，故可令電晶體Msub導通。
    請參照第10圖，靜電放電保護裝置1000可參照第4圖之實施例(如第5圖)實施，此外更包括一基底觸發元件1070，基底觸發元件1070例如包括一電晶體Msub。而第10圖與第5圖之主要差別在於增加一個與箝制元件相反型態的元件，用以增加基底觸發(substrate-triggered)機制，使箝制元件除了靠反轉層通道，還可利用基底觸發形成之寄生BJT的導通來增進釋放靜電放電電流的效率。由於第9圖及第10圖的電路的結構具有對稱性，其運作原理相似，故此不再贅述。
    此外，本揭露亦提出一種靜電放電保護裝置之方法。此方法之一實施例，包括：A.提供一箝制電路，具有一第一端、一第二端、一控制端以及一耦合端，箝制電路之第一端和第二端分別耦接一第一軌線和一第二軌線(如上述各實施例之箝制電路)。B.耦接一偵測電路至此箝制電路之耦合端、與第一軌線和第二軌線之一者之間。C.回應於一靜電放電事件，此箝制電路之耦合端產生一第一耦合電位；其中，第一耦合電位是藉由箝制電路之寄生電容或接面電容產生。D.回應第一耦合電位，藉由一偵測電路輸出一偵測信號SD。E.回應偵測信號，藉由一控制電路輸出一導通信號至箝制電路之控制端用以導通箝制電路。F.回應導通信號SC，透過導通之該箝制電路，使得第一軌線和第二軌線作靜電放電。此方法可應用於上述各個實施例之靜電放電保護裝置，亦可應用於其他電路結構方式實現之靜電放電保護裝置。
    以下依據第2圖之靜電放電保護裝置之一實施例進行模擬，以作說明。
    請參考第11圖，其為依據第2圖之一實施例進行之ESD發生初期之節點電壓模擬結果。第11圖模擬在ESD事件發生時，箝制電路中各節點如VDD、Nsub和Nb之電壓的暫態變化。當一個上升時間為10ns，電壓為3V的突波加諸在VDD電源軌線時，發現Nb節點電壓可以順利地抬升至與VDD電源軌線相同的準位，箝制元件在此同時也被導通而順利釋放靜電放電電流。
    此外，第12圖為依據第2圖之一實施例進行之ESD發生期間(full-duration)之節點電壓模擬結果。從第12圖之模擬結果中可以觀察到，依據一實施例之靜電放電保護裝置在ESD的突波發生時，雖然其中之偵測電路與控制電路不具有回授機制，但Nb節點的電壓仍可維持與VDD電源軌線相同電壓準位持續一段相當長的時間。此特性將可避免箝制元件在靜電放電電流未完全釋放前就關閉起來而影響到箝制電路的防護能力。
    第13圖為依據第2圖之一實施例進行之正常操作模式下電源啟動與漏電流之模擬結果。當一個上升時間為1ms，電壓為1.2V的正常操作電壓加諸在VDD電源軌線時，箝制電路之漏電流大小僅為72.9nA左右，箝制元件因為Nb節點電壓維持在接地準位，所以此實施例之靜電放電保護裝置在正常的操作情況下並未開啟。
    第14圖為依據第2圖之一實施例進行之快速電源啟動(fast power-on)之操作模式下之節點電壓模擬結果。模擬條件刻意將電源電壓的上升時間設定為10ns，由模擬結果可看出Mclamp元件的閘極端Nb節點電壓在此條件下僅被抬升至0.3V左右，低於Mclamp元件的起始電壓0.58V，故此實施例的靜電放電保護裝置在快速電源啟動的條件下沒有誤觸發的問題。
    第15圖為依據第2圖之一實施例進行之在正常操作模式下遭遇暫態觸發閂鎖效應(transient-induced latch-up)之節點電壓模擬結果。一個快速抖動的電壓突波加諸在操作於1.2V的VDD電源軌線上，當突波的電壓過高時，Nb節點的電壓也會被抬升致使Mclamp元件導通以防護內部電路。當突波準備結束時，微小的抖動已不足以讓靜電放電偵測電路啟動，因此Nb節點的電壓也驅於平緩並回歸至接地準位，此實施例之靜電放電保護裝置在快速抖動的電壓突波結束之後順利地呈現關閉狀態，並無暫態觸發閂鎖效應的疑慮。
    上述提出靜電放電保護裝置之多個實施例，利用靜電放電箝制元件的寄生電容作為靜電放電偵測機制的一部分。此些架構充分地利用靜電放電箝制元件既有的寄生電容。又藉由箝制電路的耦合端與偵測電路的耦接方式，提出靜電放電之偵測機制。一些實施例中，上述架構令靜電放電保護裝置能適時的達成靜電放電之用：在靜電放電發生時令箝制電路導通，結束時則令其不導通，故不會有暫態觸發閂鎖效應的疑慮。一些實施例中，由於可不必使用額外電容元件，故能有效地降低靜電放電保護裝置實作時的佈局面積。
    綜上所述，雖然實施例揭露如上，然其並非用以限定本揭露之實作方式。本揭露所屬技術領域中具有通常知識者，在不脫離其精神和範圍內，當可作各種之更動與潤飾。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準。
    100、200、400、500、700、800、900、1000．．．靜電放電保護裝置
    110、210、410、510、710、810、910、1010．．．箝制電路
    130、230、430、530、730、830、930、1030．．．控制電路
    150、250、450、550、750、850．．．偵測電路
    300、600．．．箝制元件
    Nc．．．控制端
    Ncoupling．．．耦合端
    N1、N2、Na、Nb．．．節點
    Nsub、Nwell、Nbase．．．電晶體之基底端
    SD．．．偵測信號
    SC．．．導通信號
    Mn、Mp、Mpd、Mnd、Msub．．．電晶體
    Rn、Rp．．．電阻
    Mclamp、Qclamp．．．箝制元件
    VD1．．．第一軌線
    VD2．．．第二軌線
    第1圖為靜電放電保護裝置之一實施例的方塊圖。
    第2圖繪示實現第1圖之實施例的電路圖，其中箝制電路採用N型金氧半場效電晶體來實現。
    第3圖示意第2圖之實施例的電路佈局圖。
    第4圖為靜電放電保護裝置之另一實施例的方塊圖。
    第5圖繪示實現第4圖之實施例的電路圖，其中箝制電路採用P型金氧半場效電晶體來實現。
    第6圖示意第5圖之實施例的電路佈局圖。
    第7圖繪示實現第1圖之實施例的電路圖，其中以NPN型雙極性接面電晶體作為箝制電路元件。
    第8圖繪示實現第4圖之實施例的電路圖，其中以PNP型雙極性接面電晶體作為箝制電路元件。
    第9圖及第10圖分別繪示依據第1圖及第4圖之實施例並增加基底觸發元件的電路圖。
    第11圖為依據第2圖之一實施例進行之ESD發生初期之節點電壓模擬結果。
    第12圖為依據第2圖之一實施例進行之ESD發生期間之節點電壓模擬結果。
    第13圖為依據第2圖之一實施例進行之正常操作模式下電源啟動與漏電流之模擬結果。
    第14圖為依據第2圖之一實施例進行之快速電源啟動之操作模式下之節點電壓模擬結果。
    第15圖為依據第2圖之一實施例進行之在正常操作模式下遭遇暫態觸發閂鎖效應之節點電壓模擬結果。
    100．．．靜電放電保護裝置
    110．．．箝制電路
    130．．．控制電路
    150．．．偵測電路
    Nc．．．控制端
    N1、N2．．．節點
    Ncoupling．．．耦合端
    SD．．．偵測信號
    SC．．．導通信號
    VD1．．．第一軌線
    VD2．．．第二軌線
    权利要求:
    Claims (24)
    [1] 一種靜電放電保護裝置，包括：一箝制電路，具有一第一端、一第二端、一控制端以及一耦合端，該箝制電路之該第一端和該第二端分別耦接一第一軌線和一第二軌線，其中回應於一靜電放電事件，該箝制電路之該耦合端產生一第一耦合電位；一偵測電路，耦接該箝制電路之該耦合端及該第二軌線，其中回應該第一耦合電位，該偵測電路輸出一偵測信號；一控制電路，耦接該第一軌線、該第二軌線、該偵測電路和該箝制電路，其中該控制電路回應該偵測信號而被致能時，輸出一導通信號至該箝制電路之該控制端，該箝制電路回應該導通信號而導通，使得該第一軌線和該第二軌線透過該箝制電路作靜電放電。
    [2] 如申請專利範圍第1項所述之靜電放電保護裝置，其中回應於該靜電放電事件結束，該箝制電路之該耦合端處於一第二耦合電位，使得該箝制電路不導通。
    [3] 如申請專利範圍第1項所述之靜電放電保護裝置，其中該箝制電路包括一電晶體，該箝制電路之該第一端與該耦合端之間具有一寄生二極體，提供一接面電容。
    [4] 如申請專利範圍第3項所述之靜電放電保護裝置，其中該電晶體為一金氧半場效電晶體，該箝制電路之該第一端、該第二端、該控制端以及該耦合端，分別耦接該金氧半場效電晶體之一汲極、一源極、一閘極和一基底端。
    [5] 如申請專利範圍第4項所述之靜電放電保護裝置，其中該箝制電路更包括一保護環半導體結構，該保護環半導體結構與該基底端之間具有一寄生二極體，提供一接面電容。
    [6] 如申請專利範圍第3項所述之靜電放電保護裝置，其中該電晶體為一雙極性接面電晶體，該箝制電路之該第一端、該第二端、該控制端以及該耦合端，分別耦接該雙極性接面電晶體之一集極、一射極、一基極和該基極。
    [7] 如申請專利範圍第3項所述之靜電放電保護裝置，更包括一基底觸發元件，該基底觸發元件包括一電晶體，該電晶體具有一第一端、一第二端和一控制端，該基底觸發元件之該第一端和該第二端分別耦接該第一軌線及該箝制電路之該耦合端，其中該控制電路被致能時，該控制電路透過該基底觸發元件之該控制端令該基底觸發元件導通，該基底觸發元件之該電晶體與該箝制電路之該電晶體為相反型態。
    [8] 如申請專利範圍第1項所述之靜電放電保護裝置，更包括一基底觸發元件，該基底觸發元件包括一電晶體，該電晶體具有一第一端、一第二端和一控制端，該基底觸發元件之該第一端和該第二端分別耦接該第一軌線及該箝制電路之該耦合端，其中該控制電路被致能時，該控制電路透過該基底觸發元件之該控制端令該基底觸發元件導通。
    [9] 如申請專利範圍第8項所述之靜電放電保護裝置，其中該控制電路包括一第一反相電路及一第二反相電路，該第一反相電路之一輸出端耦接該第二反相電路之一輸入端，其中該第二反相電路之該輸入端耦接該基底觸發元件之該控制端。
    [10] 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制電路包括一第一反相電路及一第二反相電路，該第一反相電路之一輸出端耦接該第二反相電路之一輸入端，其中該第二反相電路之一輸出端耦接該箝制電路之該控制端。
    [11] 如申請專利範圍第1項所述之靜電放電保護裝置，其中該控制電路包括複數個反相電路，其中該些反相電路之一反相電路的一輸出端耦接該箝制電路之該控制端。
    [12] 如申請專利範圍第1項所述之靜電放電保護裝置，其中該偵測電路包括一以二極體連接方式的電晶體，其中該以二極體連接方式的電晶體之一第一端耦接該箝制電路之該耦合端和該控制電路，該以二極體連接方式的電晶體之一第二端耦接該第二軌線。
    [13] 如申請專利範圍第1項所述之靜電放電保護裝置，其中該偵測電路包括一等效電阻，其中該等效電阻之一第一端耦接該箝制電路之該耦合端和該控制電路，該等效電阻之一第二端耦接該第二軌線。
    [14] 一種靜電放電保護裝置之方法，包括：提供一箝制電路，具有一第一端、一第二端、一控制端以及一耦合端，該箝制電路之該第一端和該第二端分別耦接一第一軌線和一第二軌線；耦接一偵測電路至該箝制電路之該耦合端與該第一軌線和該第二軌線之一者之間；回應於一靜電放電事件，於該箝制電路之該耦合端產生一第一耦合電位；回應該第一耦合電位，藉由該偵測電路輸出一偵測信號；回應該偵測信號，藉由一控制電路輸出一導通信號至該箝制電路之該控制端用以導通該箝制電路；回應該導通信號，透過導通之該箝制電路，使得該第一軌線和該第二軌線作靜電放電。
    [15] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，其中回應於該靜電放電事件結束，該箝制電路之該耦合端處於一第二耦合電位，使得該箝制電路不導通。
    [16] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，其中第一耦合電位是藉由箝制電路之寄生電容或接面電容產生。
    [17] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，其中該箝制電路包括一電晶體，該箝制電路之該第一端與該耦合端之間具有一寄生二極體，提供一接面電容。
    [18] 如申請專利範圍第17項所述之靜電放電保護裝置之方法，其中該電晶體為一金氧半場效電晶體，該箝制電路之該第一端、該第二端、該控制端以及該耦合端，分別耦接該金氧半場效電晶體之一汲極、一源極、一閘極和一基底端。
    [19] 如申請專利範圍第18項所述之靜電放電保護裝置之方法，其中該箝制電路更包括一保護環半導體結構，該保護環半導體結構與該基底端之間具有一寄生二極體，提供一接面電容。
    [20] 如申請專利範圍第17項所述之靜電放電保護裝置之方法，其中該電晶體為一雙極性接面電晶體，該箝制電路之該第一端、該第二端、該控制端以及該耦合端，分別耦接該雙極性接面電晶體之一集極、一射極、一基極和該基極。
    [21] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，更包括：耦接一基底觸發元件至該第一及第二軌線之一者和該箝制電路之該耦合端；回應該第一耦合電位，藉由該偵測電路令該基底觸發元件導通。
    [22] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，其中該偵測電路包括一以二極體連接方式的電晶體，其中該以二極體連接方式的電晶體之一第一端耦接該箝制電路之該耦合端和該控制電路，該以二極體連接方式的電晶體之一第二端耦接該第二軌線。
    [23] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，其中該偵測電路包括一等效電阻，其中該等效電阻之一端耦接該箝制電路之該耦合端和該控制電路，該等效電阻之另一端耦接該第一及第二軌線之一者。
    [24] 如申請專利範圍第14項所述之靜電放電保護裝置之方法，其中該控制電路包括複數個反相電路，其中該些反相電路之一反相電路的一輸出端耦接該箝制電路之該控制端。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI463631B|2014-12-01|靜電放電保護裝置及其方法
    US7106568B2|2006-09-12|Substrate-triggered ESD circuit by using triple-well
    KR100852575B1|2008-08-18|고전압 허용 파워-레일 정전기 방전| 클램프 회로
    US7397280B2|2008-07-08|High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
    US20130235497A1|2013-09-12|ELECTRO-STATIC DISCHARGE CLAMP | FOR NxVDD POWER RAIL
    US20160141287A1|2016-05-19|Electrostatic discharge protection circuit, structure and method of making the same
    US8248742B2|2012-08-21|Semiconductor device
    US9172244B1|2015-10-27|Self biased electro-static discharge clamp | for power rail
    US10389111B2|2019-08-20|Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
    KR100942701B1|2010-02-16|정전기 방전 보호 소자
    US9236733B2|2016-01-12|Electrostatic discharge protection
    TW201533880A|2015-09-01|靜電放電保護電路及半導體元件
    JP2017112478A|2017-06-22|静電気保護回路、半導体集積回路装置、及び、電子機器
    US10262987B2|2019-04-16|Electrostatic discharge protection circuit
    KR100971431B1|2010-07-21|정전기 보호 장치
    Ker et al.2009|Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes
    JP2008071871A|2008-03-27|半導体集積回路
    TWI538397B|2016-06-11|具有閂鎖檢測電路之裝置及其形成方法
    JP2014120547A|2014-06-30|Ｅｓｄ保護回路
    JP6405986B2|2018-10-17|静電気保護回路及び半導体集積回路装置
    US9165891B2|2015-10-20|ESD protection circuit
    JP2015159137A|2015-09-03|Ｅｓｄ保護回路
    US8284530B1|2012-10-09|Electrostatic discharge | protection circuit and related apparatus and method
    US8749931B2|2014-06-10|Electrostatic discharge protection apparatus
    JP2021022687A|2021-02-18|静電気保護回路
    同族专利:
    公开号 | 公开日
    TWI463631B|2014-12-01|
    US20130128400A1|2013-05-23|
    US8654492B2|2014-02-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9509137B2|2014-01-06|2016-11-29|Macronix International Co., Ltd.|Electrostatic discharge protection device|US5946177A|1998-08-17|1999-08-31|Motorola, Inc.|Circuit for electrostatic discharge protection|
    US7079369B2|2001-08-02|2006-07-18|Fairchild Semiconductor Corporation|Active power/ground ESD trigger|
    US7027275B2|2003-01-10|2006-04-11|Texas Instruments Incorporated|Electrostatic discharge protection circuit with feedback enhanced triggering|
    TW594969B|2003-07-02|2004-06-21|Realtek Semiconductor Corp|ESD clamp circuit|
    US7660086B2|2006-06-08|2010-02-09|Cypress Semiconductor Corporation|Programmable electrostatic discharge protection device|
    US7605431B2|2006-09-20|2009-10-20|Himax Technologies Limited|Electrostatic discharge protection apparatus for semiconductor devices|
    KR100959438B1|2007-11-30|2010-05-25|주식회사 동부하이텍|정전기방전 보호소자 및 그 제조방법|
    TWI379398B|2009-05-20|2012-12-11|Ind Tech Res Inst|Electrostatic discharge clamp circuit|DE102012108105A1|2012-08-31|2014-03-06|Ams Ag|Schutzschaltung und Verfahren zum Schutz einer Schaltung|
    US9153958B2|2013-08-15|2015-10-06|Nxp B.V.|Bias-insensitive trigger circuit for bigFET ESD supply protection|
    US9331067B2|2013-09-12|2016-05-03|Nxp B.V.|BigFET ESD protection that is robust against the first peak of a system-level pulse|
    CN107546729B|2016-06-24|2022-01-14|恩智浦有限公司|浪涌保护电路|
    US10320185B2|2016-09-22|2019-06-11|Nxp Usa, Inc.|Integrated circuit with protection from transient electrical stress events and method therefor|
    CN108075460B|2016-11-15|2021-10-29|恩智浦有限公司|具有反馈控制的浪涌保护电路|
    US10367349B2|2017-03-31|2019-07-30|Nxp B.V.|Electrostatic dischargeprotection device and method for operating an ESD protection device|
    US11114429B2|2019-04-23|2021-09-07|Xilinx, Inc.|Integrated circuit device with electrostatic dischargeprotection|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100142091A|TWI463631B|2011-11-17|2011-11-17|靜電放電保護裝置及其方法|TW100142091A| TWI463631B|2011-11-17|2011-11-17|靜電放電保護裝置及其方法|
    US13/441,642| US8654492B2|2011-11-17|2012-04-06|Electrostatic discharge protection apparatus and method therefor|
    [返回顶部]